首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 設(shè)計(jì)器件

采用編譯增強(qiáng)技術(shù)，提高高密度FPGA設(shè)計(jì)工作效率

  • 現(xiàn)場可編程門陣列（FPGA）體系創(chuàng)新以及向90nm工藝技術(shù)的過渡顯著提高了FPGA的密度和性能。FPGA設(shè)計(jì)人員不僅需要更高的邏輯密度和更快的性能表現(xiàn)，還要
  • 關(guān)鍵字： 分區(qū)  編譯  設(shè)計(jì)器件  EDA  
共1條 1/1 1

設(shè)計(jì)器件介紹

您好，目前還沒有人創(chuàng)建詞條設(shè)計(jì)器件!
歡迎您創(chuàng)建該詞條，闡述對設(shè)計(jì)器件的理解，并與今后在此搜索設(shè)計(jì)器件的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473