首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 萊迪思

萊迪思推出MachXO2 PICO開發(fā)套件

  • 　　萊迪思半導(dǎo)體公司今日宣布即可獲取新的29美元的MachXO2? Pico開發(fā)套件，可用于低功耗，空間受限的消費(fèi)電子設(shè)計(jì)的樣機(jī)研制。采用嵌入式閃存技術(shù)的低功耗65納米工藝的MachXO2器件為低密度PLD設(shè)計(jì)人員提供了在單個(gè)器件中前所未有的低成本，低功耗和高系統(tǒng)集成的特性。這些器件是低功耗應(yīng)用的理想選擇，如智能手機(jī)、移動(dòng)計(jì)算、GPS設(shè)備和數(shù)碼相機(jī)，以及在終端市場(chǎng)的控制PLD的應(yīng)用，如電信基礎(chǔ)設(shè)施、計(jì)算，高端產(chǎn)業(yè)和高端醫(yī)療設(shè)備。　
  • 關(guān)鍵字： 萊迪思  開發(fā)套件  

萊迪思參考設(shè)計(jì)實(shí)現(xiàn)了圖像信號(hào)處理器與APTINA HiSPi CMOS傳感器的連接

  • 　　萊迪思半導(dǎo)體公司今日宣布全面支持使用LatticeXP2TM FPGA的Aptina的高速串行像素接口(HiSPi)。LatticeXP2 HiSPi橋參考設(shè)計(jì)實(shí)現(xiàn)了任意帶有傳統(tǒng)CMOS并行總線的圖像信號(hào)處理器(ISP)與Aptina HiSPi CMOS傳感器的連接。HiSPi橋解決方案是使用更高分辨率和更高的幀速率的CMOS傳感器的理想選擇，如安防攝像、汽車應(yīng)用、高端消費(fèi)攝像和其他攝像應(yīng)用等?！　?/li>
  • 關(guān)鍵字： 萊迪思  圖像信號(hào)處理器  

萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核

  • 　　萊迪思半導(dǎo)體公司和Helion Technology今日宣布一系列適用于LatticeECP3 FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核，提高了有限信道帶寬的利用率，因此非常適合微波回程應(yīng)用、寬帶無線接入適用于802.16e（WiMAX）以及潛在的其他多鏈路多輸入-多輸出（MIMO）應(yīng)用中的使用。在LatticeECP3器件中，IP核可以從500Mbps無縫擴(kuò)展至超過3Gbps，并可用于典型的網(wǎng)絡(luò)應(yīng)用中的第2層或第3層。IP核采用了非常強(qiáng)大和成熟的LZRW無損壓縮算法，它
  • 關(guān)鍵字： 萊迪思  FPGA  

萊迪思Platform Manager器件開始量產(chǎn)

  • 　　萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今天宣布，其屢獲殊榮的Platform Manager?系列產(chǎn)品完全合格并進(jìn)入量產(chǎn)階段。與此量產(chǎn)信息發(fā)布相配合的是更新的PAC-Designer? 6.0.1設(shè)計(jì)軟件，它使模擬和電路板設(shè)計(jì)師將電路板的電源管理和數(shù)字板的管理功能集成至Platform Manager器件系列。此外，現(xiàn)在即可獲取另外11個(gè)參考設(shè)計(jì)(包括風(fēng)扇控制器，邊界掃描端口連接器和GPIO擴(kuò)展器)，這些都為使用Platform Manager產(chǎn)品而進(jìn)行了專門的測(cè)試。
  • 關(guān)鍵字： 萊迪思  電路板  

萊迪思宣布出版名為“POWER 2 YOU”參考書

  • 　　萊迪思半導(dǎo)體公司今天宣布推出印刷版的書“Power 2 You”， 針對(duì)電路板的電源管理功能，為設(shè)計(jì)人員提供150頁(yè)的技術(shù)細(xì)節(jié)和設(shè)計(jì)考慮。作者是Srirama(“Shyam”) Chandra，他是電源管理領(lǐng)域被認(rèn)可的專家，發(fā)表了多篇有關(guān)電源管理的文章。
  • 關(guān)鍵字： 萊迪思  電源管理  

萊迪思推出新的MachXO2 PLD系列

  • 　　萊迪思半導(dǎo)體公司今天宣布推出其新的MachXO2? PLD系列，為低密度PLD的設(shè)計(jì)人員提供了在單個(gè)器件中前所未有的低成本，低功耗和高系統(tǒng)集成。嵌入式閃存技術(shù)采用了低功耗65納米工藝，與MachXO? PLD系列相比，MachXO2系列提供了3倍的邏輯密度、10倍的嵌入式存儲(chǔ)器、降低了100倍以上的靜態(tài)功耗并減少了高達(dá)30%的成本。
  • 關(guān)鍵字： 萊迪思  PLD  

萊迪思今日發(fā)布改進(jìn)了綜合和功耗優(yōu)化的CPLD設(shè)計(jì)工具

  • 　　萊迪思半導(dǎo)體公司今日發(fā)布了ispLEVER? Classic設(shè)計(jì)工具套件1.4版。ispLEVER Classic設(shè)計(jì)軟件已經(jīng)升級(jí)，添加了帶有HDL Analyst功能集的Synopsys Synplify Pro，以及改進(jìn)的ispMACH? 4000ZE CPLD Fitter，具有更好的功耗優(yōu)化功能。 　　Synplify Pro HDL Analyst為設(shè)計(jì)師們提供了快速直觀地實(shí)現(xiàn)高階寄存器傳輸級(jí)(RTL)Verilog或VHDL的方法。設(shè)計(jì)師可以在圖和源代碼之間進(jìn)行交叉查詢，
  • 關(guān)鍵字： 萊迪思  設(shè)計(jì)工具套件  ispLEVER  

用PLD簡(jiǎn)化邊界掃描測(cè)試

  • 　　引言 　　隨著JTAG標(biāo)準(zhǔn)IEEE1149.1的定型，及隨后開始在集成電路Intel 80486中采用，邊界掃描測(cè)試已被廣泛應(yīng)用于測(cè)試印刷電路板的連接，以及在集成電路內(nèi)進(jìn)行測(cè)試。邊界掃描測(cè)試受到設(shè)計(jì)人員的歡迎，因?yàn)樗軌蛟诰€測(cè)試，而無需昂貴的釘床在線測(cè)試設(shè)備。然而，在大的電路板上，邊界掃描鏈路很長(zhǎng)，電路板設(shè)計(jì)人員面臨著多種挑戰(zhàn)，諸如故障檢測(cè)和隔離、測(cè)試時(shí)間、物理布線，同時(shí)還要管理偏移，電壓轉(zhuǎn)換和滿足各種特殊需要。傳統(tǒng)上使用ASSP來應(yīng)對(duì)這些挑戰(zhàn)，然而基于ASSP的解決方案更為昂貴，有固定的電平和一些
  • 關(guān)鍵字： 萊迪思  PLD  

萊迪思推出針對(duì)MachXO和ispMACH 4000ZE PLD而優(yōu)化的參考設(shè)計(jì)

  • 　　萊迪思半導(dǎo)體公司今天宣布已經(jīng)推出了針對(duì)MachXO™和ispMACH® 4000ZE PLD而優(yōu)化的超過90個(gè)參考設(shè)計(jì)。參考設(shè)計(jì)能夠幫助設(shè)計(jì)人員快速和高效地進(jìn)行設(shè)計(jì)，并能有效使用這些常用功能，諸如通用I/O擴(kuò)展、I2C總線主/從、LCD控制器、SD閃存控制器，以及其他接口，這些功能廣泛地用于各種市場(chǎng)，包括消費(fèi)、通訊、計(jì)算機(jī)，工業(yè)和醫(yī)療等。這些參考設(shè)計(jì)與完整的文檔和設(shè)計(jì)源代碼結(jié)合在一起完全可以適應(yīng)客戶的需求，使設(shè)計(jì)人員縮短設(shè)計(jì)時(shí)間，提高工作效率并加快產(chǎn)品的上市。 　　&ldqu
  • 關(guān)鍵字： 萊迪思  參考設(shè)計(jì)  PLD  

NU HORIZONS ELECTRONICS成為萊迪思半導(dǎo)體全球代理商

  • 　　萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個(gè)亞太地區(qū)代理萊迪思產(chǎn)品。 　　Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷售和工程師團(tuán)隊(duì)對(duì)于可編程邏輯技術(shù)非常了解。萊
  • 關(guān)鍵字： 萊迪思  FPGA  PLD  可編程時(shí)鐘  電源管理器件  

萊迪思推出適用于SERDES 和視頻時(shí)鐘分配的開發(fā)平臺(tái)

  • 　　萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時(shí)鐘器件的評(píng)估板，價(jià)格為169美元。這款新的評(píng)估板是適用于ispClock5400D差分時(shí)鐘分配器件的評(píng)估和設(shè)計(jì)的易于使用的開發(fā)平臺(tái)。該款評(píng)估板還可以用于查看5400D器件的性能和在系統(tǒng)編程，或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評(píng)估板的副板或時(shí)鐘源。 　　通常，只有帶有LVDS或LVPECL接口的價(jià)格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時(shí)鐘源。而現(xiàn)在ispClock5400D器件提供超
  • 關(guān)鍵字： 萊迪思  開發(fā)平臺(tái)  LatticeECP3  

用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

  • 　　進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí)，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí)，如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計(jì)的復(fù)雜程度增加時(shí)，這個(gè)方法就不再適合了，其中有幾個(gè)原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長(zhǎng)。因此，可用邏輯對(duì)I/O的比率減小了，參見圖1。此外，設(shè)計(jì)很復(fù)雜時(shí)，通常完成設(shè)計(jì)后只有幾個(gè)空余的引腳，或者根本就沒有空余的引腳能用于調(diào)試。
  • 關(guān)鍵字： 萊迪思  FPGA  邏輯分析儀  

用FPGA實(shí)現(xiàn)FIR濾波器(08-100)

  • 　　你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
  • 關(guān)鍵字： 萊迪思  FPGA  FIR濾波器  

為FPGA軟處理器選擇操作系統(tǒng)(08-100)

  • 　　操作系統(tǒng)能夠提高可移植性，并提供多種經(jīng)過測(cè)試的抽象層，服務(wù)層和應(yīng)用模塊層以供選擇，從而加快產(chǎn)品上市時(shí)間并減少應(yīng)用程序出錯(cuò)的可能性。然而，選擇一個(gè)嵌入式操作系統(tǒng)( OS )從來就不是一個(gè)簡(jiǎn)單的過程，因?yàn)榧汕度胧杰浖姆绞竭x擇余地很大，你可以完全都由自己來編寫，或通過商業(yè)定制專門實(shí)時(shí)操作系統(tǒng)，也可以直接購(gòu)買通用操作系統(tǒng)不作任何修改，現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn)，直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生，隨著這一變化，關(guān)于選擇標(biāo)準(zhǔn)，設(shè)計(jì)方案以及折中考慮等傳統(tǒng)經(jīng)驗(yàn)也需要與時(shí)俱進(jìn)以
  • 關(guān)鍵字： 萊迪思  FPGA  操作系統(tǒng)  

萊迪思為L(zhǎng)atticeECP2低成本FPGA擴(kuò)展市場(chǎng)

  • --第二代 EConomy Plus器件降低了50%的價(jià)格并達(dá)到雙倍的密度 -- 萊迪思半導(dǎo)體公司近日公布了其第二代EConomy Plus 現(xiàn)場(chǎng)可編程門陣列 (FPGA)器件，LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片，在大批量的情況下，此系列使得FPGA價(jià)格降到每1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比，新的系
  • 關(guān)鍵字： LatticeECP2  萊迪思  市場(chǎng)  
共217條 14/15 |‹ « 6 7 8 9 10 11 12 13 14 15 »

萊迪思介紹

您好，目前還沒有人創(chuàng)建詞條萊迪思!
歡迎您創(chuàng)建該詞條，闡述對(duì)萊迪思的理解，并與今后在此搜索萊迪思的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473