首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 物理驗證

一種基于省時考慮的深亞微米VLSI的物理驗證方法

  •   前言    超大規(guī)模集成電路設計進入到深亞微米工藝后,以時序驅(qū)動為主的開發(fā)方法使用更加普遍,面臨的新挑戰(zhàn)也隨之而來:為了可制造性而要面臨越來越多的金屬層密度問題和天線效應問題,同時面積減小了,但由于連線延時效應影響,給布局布線帶來了困難,以至于不得不根據(jù)布線后時序的結(jié)果回過頭重新調(diào)整時序約束以保證后面布線后滿足時序要求。這使得整個后端的時間進度壓力加大,尤其對物理驗證而言,作為后端設計人員將設計交給代工廠家前的最后一道程序,時間被壓縮的很緊。因此有必要提出一套成熟的物理驗證方法,來加快
  • 關鍵字: 集成電路  深亞微米  物理驗證  天線  
共1條 1/1 1

物理驗證介紹

您好,目前還沒有人創(chuàng)建詞條物理驗證!
歡迎您創(chuàng)建該詞條,闡述對物理驗證的理解,并與今后在此搜索物理驗證的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473