首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 浮點(diǎn)計(jì)算

在FPGA上優(yōu)化實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)計(jì)算

  • 性能浮點(diǎn)處理一直與高性能CPU相關(guān)聯(lián)。在過去幾年中，GPU也成為功能強(qiáng)大的浮點(diǎn)處理平臺，超越了圖形，稱為GP-GPU(通用圖形處理單元)。新創(chuàng)新是在苛刻的應(yīng)用中實(shí)現(xiàn)基于FPGA的浮點(diǎn)處理。本文的重點(diǎn)是FPGA及其浮點(diǎn)性能和
  • 關(guān)鍵字： FPGA  浮點(diǎn)計(jì)算  

浮點(diǎn)計(jì)算的動態(tài)范圍適合更多應(yīng)用

  • 　　迄今為止浮點(diǎn)數(shù)字信號處理器（DSP）的成本比定點(diǎn)DSP急劇下降。隨著價(jià)格差距開始消失，你什么時(shí)候應(yīng)該重新考慮浮點(diǎn)DSP是否更適合你的應(yīng)用？如果定點(diǎn)DSP為已經(jīng)成功的設(shè)計(jì)提供了最好的結(jié)果，那么就沒有什么要重新考慮了。如果不是這樣，這種“權(quán)衡”可能會向浮點(diǎn)DSP傾斜，因?yàn)樗鼣U(kuò)大動態(tài)范圍（而且它對提高應(yīng)用性能和簡化編程具有重要意義），縮短面市時(shí)間并且節(jié)約成本。 動態(tài)范圍：寬廣的優(yōu)勢 　　工程師選擇浮點(diǎn)處理器的主要原因就是它們能夠擴(kuò)大的動態(tài)范圍，這樣或者滿足多種算法的需要，或者有利于多種算法。常見的例子包
  • 關(guān)鍵字： 浮點(diǎn)計(jì)算  
共2條 1/1 1

浮點(diǎn)計(jì)算介紹

您好，目前還沒有人創(chuàng)建詞條浮點(diǎn)計(jì)算!
歡迎您創(chuàng)建該詞條，闡述對浮點(diǎn)計(jì)算的理解，并與今后在此搜索浮點(diǎn)計(jì)算的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473