數(shù)字式飛控計(jì)算機(jī) 文章進(jìn)入數(shù)字式飛控計(jì)算機(jī)技術(shù)社區(qū)

基于DSP+FPGA的數(shù)字導(dǎo)彈飛控計(jì)算機(jī)設(shè)計(jì)

摘要：針對(duì)在舵機(jī)、導(dǎo)引頭、慣導(dǎo)等彈上設(shè)備日益數(shù)字化的趨勢(shì)下飛控系統(tǒng)的需求，提出了一種基于DSP+FPGA結(jié)構(gòu)的通用飛控計(jì)算機(jī)平臺(tái)。DSP+FPGA結(jié)構(gòu)能發(fā)揮兩種處理芯片各自的優(yōu)勢(shì)，而且具有良好的通用性和擴(kuò)展性。針對(duì)多
關(guān)鍵字： DSP+FPGA 數(shù)字式飛控計(jì)算機(jī) 雙端口RAM 數(shù)據(jù)同步

　　摘要：針對(duì)在舵機(jī)、導(dǎo)引頭、慣導(dǎo)等彈上設(shè)備日益數(shù)字化的趨勢(shì)下飛控系統(tǒng)的需求，提出了一種基于DSP+FPGA結(jié)構(gòu)的通用飛控計(jì)算機(jī)平臺(tái)。DSP+FPGA結(jié)構(gòu)能發(fā)揮兩種處理芯片各自的優(yōu)勢(shì)，而且具有良好的通用性和擴(kuò)展性。針對(duì)多個(gè)外部設(shè)備數(shù)據(jù)同步問(wèn)題，采用2個(gè)雙端口RAM交替工作的方法，保證各彈上設(shè)備數(shù)據(jù)幀的同步和完整連續(xù)。通過(guò)半實(shí)物仿真系統(tǒng)的驗(yàn)證，飛控計(jì)算機(jī)性能良好，性能滿足設(shè)計(jì)要求。　　關(guān)鍵詞：DSP+FPGA;數(shù)字式飛控計(jì)算機(jī);雙端口RAM;數(shù)據(jù)同步　　飛控計(jì)算機(jī)是現(xiàn)代導(dǎo)彈制導(dǎo)與控制系統(tǒng)的核心裝置，
關(guān)鍵字：數(shù)字式飛控計(jì)算機(jī) 雙端口RAM 數(shù)據(jù)同步

共2條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條數(shù)字式飛控計(jì)算機(jī)!
歡迎您創(chuàng)建該詞條，闡述對(duì)數(shù)字式飛控計(jì)算機(jī)的理解，并與今后在此搜索數(shù)字式飛控計(jì)算機(jī)的朋友們分享。創(chuàng)建詞條