基于Nios II的雙網(wǎng)傳真機(jī)系統(tǒng)的研究與開發(fā),基于Nios-II設(shè)計和實現(xiàn)了支持PSTN網(wǎng)絡(luò)、Internet網(wǎng)絡(luò)的雙網(wǎng)傳真機(jī)系統(tǒng),利用FPGA實現(xiàn)了傳真機(jī)系統(tǒng)的多個電路模塊,包括A/D采樣控制邏輯、二值化圖像處理模塊、MH編碼模塊、MH譯碼模塊和CIS掃描、TPH打印、電機(jī)控制模塊?;讦藽/OS-II、Niche TCP/IP實現(xiàn)了T30協(xié)議通信、非實時網(wǎng)絡(luò)傳真通信、Tiff文件創(chuàng)建、Tiff文件解析模塊。使用Altera Cyclone EP1C20開發(fā)板實現(xiàn)和驗證了整機(jī)系統(tǒng),經(jīng)過軟硬件聯(lián)調(diào),達(dá)到
關(guān)鍵字:
系統(tǒng) 研究 開發(fā) 傳真機(jī) 雙網(wǎng) Nios II 基于 編解碼器
怎樣將Android移植到FS2410開發(fā)板上,一、目前進(jìn)展 1.Android已經(jīng)可以通過NFS在FS2410開發(fā)板上運(yùn)行二、目前缺陷 1.觸摸屏沒有校準(zhǔn) 2.Android中時鐘停止,結(jié)束zygote進(jìn)程,系統(tǒng)重啟,時鐘更新,但再次停止不動 3.串口無法與GPRS模塊通訊三、移植步
關(guān)鍵字:
開發(fā) FS2410 移植 Android 怎樣
搭建Xilinx FPGA開發(fā)環(huán)境的方法,一、計算機(jī)硬件環(huán)境要求: 1、操作系統(tǒng): Microsoft Windows XP Home Edition SP2 2、基本配置: A、處理器:Intel CPU T2050 1.6GHz B、內(nèi)存:512MB C、硬盤:60GB(其中軟件安裝的空問需要3GB)補(bǔ)充
關(guān)鍵字:
環(huán)境 方法 開發(fā) FPGA Xilinx 搭建
如何在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境,一、 軟件安裝 1. 首先,安裝NIOS II 開發(fā)包。采用虛擬光驅(qū)軟件,如DAEMON 等將NIOS II V1.0 BUILD316E.ISO 文件映射到虛擬光驅(qū)上; 點擊光驅(qū)圖標(biāo),會自動運(yùn)行安裝程序 選擇第一個選項,Install; 選擇 Next
關(guān)鍵字:
II 開發(fā) 環(huán)境 NIOS 一個 分鐘 建立 如何
利用Actel公司的基于Flash構(gòu)架的模數(shù)混合型Fusion系列FPGA芯片,設(shè)計了一款低功耗片上的心電監(jiān)護(hù)儀采集顯示系統(tǒng)。結(jié)合Fusion系列的FPGA芯片的各種資源,實現(xiàn)了心電采集預(yù)處理模塊、數(shù)據(jù)的處理和顯示模塊的系統(tǒng)集成,完整地形成了片上系統(tǒng)。
關(guān)鍵字:
心電 系統(tǒng) 開發(fā) 芯片 FPGA Fution 模數(shù) 混合 基于 數(shù)字信號
基于Spartan-6 FPGA的SP605開發(fā)板解決文案,Spartan-6 FPGA是目標(biāo)設(shè)計平臺,提供集成的軟件和硬件,有利于設(shè)計集中力量進(jìn)行新產(chǎn)品創(chuàng)新. Spartan-6 FPGA包括LX 和LXT等13個系列, 邏輯單元從3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
關(guān)鍵字:
解決 文案 開發(fā) SP605 Spartan-6 FPGA 基于
MPC5125是集成了高性能e300 Power架構(gòu)CPU核的32位MCU,工作頻率高達(dá)400MHz,具有顯示器接口單元(DIU),DDR1,DDR2,低功耗移動DDR(LPDDR)以及1.8V/3.3V格SDR DRAM存儲器控制器,32KB SRAM,USB 2.0 OTG控制器等,主要用在現(xiàn)
關(guān)鍵字:
評估 方案 開發(fā) 設(shè)計 MPC5125 基于
基于STM8L15xxx設(shè)計的超低功耗8位MCU開發(fā)方案,STM8L15xxx是超低功耗8位MCU系列,采用先進(jìn)的STM8內(nèi)核,動態(tài)功耗為192 μA/MHZ,16MHz CPU時鐘的性能高達(dá)16 MIPS, 工作電壓從1.8 V 到3.6 V (低至1.65 V ),多達(dá)32KB嵌入閃存程序存儲器,主要用在醫(yī)療和手提設(shè)備,PC外設(shè),游
關(guān)鍵字:
MCU 開發(fā) 方案 8位 功耗 STM8L15xxx 設(shè)計 超低 基于
微控制器開發(fā)團(tuán)隊與編譯器開發(fā)人員的合作成果是生成的代碼效率更高,性能更好。本文介紹的是為了使ATMEL AVR微控制器系列更適合C編譯器,開發(fā)者在編譯器開發(fā)階段對微控制器架構(gòu)和指令集所進(jìn)行的調(diào)整。AVR架構(gòu)的核心是
關(guān)鍵字:
方案 開發(fā) 控制器
以智能型混合信號FPGA開發(fā)真正符合需求的系統(tǒng),要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單,因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果
關(guān)鍵字:
符合 需求 系統(tǒng) 真正 開發(fā) 混合 信號 FPGA 智能型
針對數(shù)字通信系統(tǒng)中底層協(xié)議棧開發(fā)過程中處理數(shù)據(jù)量大,出現(xiàn)問題不易再現(xiàn)、難于追蹤的問題,設(shè)計了一種專門用于底層協(xié)議棧開發(fā)的高速數(shù)據(jù)采集、仿真系統(tǒng)。系統(tǒng)采用USB總線作為高速數(shù)據(jù)通路,使用FPGA進(jìn)行格式轉(zhuǎn)換及數(shù)據(jù)緩沖。論述了仿真系統(tǒng)的工作原理和系統(tǒng)框架,分析了數(shù)據(jù)轉(zhuǎn)換、解析的流程,給出了系統(tǒng)仿真的一般模式。
關(guān)鍵字:
仿真 系統(tǒng) 數(shù)據(jù)采集 開發(fā) 底層 協(xié)議 適于 數(shù)字信號
Virtex-6 FPGA ML605開發(fā)評估技術(shù)方案,Virtex-6 FPGA適合用有線通信,無線基礎(chǔ)設(shè)備和廣播設(shè)備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無線電設(shè)計框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA
關(guān)鍵字:
技術(shù) 方案 評估 開發(fā) FPGA ML605 Virtex-6
要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單,因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果一項設(shè)計功能的精髓能夠深植于單一芯片上,將會大大增加第三方取得這項設(shè)計的困難度。
關(guān)鍵字:
符合 需求 系統(tǒng) 真正 開發(fā) 混合 信號 FPGA 智能型 數(shù)字信號
摘要:為了配合在PC機(jī)上運(yùn)行的軟PLC編輯開發(fā)系統(tǒng),使PC機(jī)完成相應(yīng)的控制功能,設(shè)計和開發(fā)了軟PLC編譯系統(tǒng)。本文簡述了軟PLC編譯系統(tǒng)的組成以及軟PLC梯形圖和指令表的遍歷算法,介紹了軟PLC梯形圖與指令表程序相互轉(zhuǎn)
關(guān)鍵字:
實現(xiàn) 開發(fā) 系統(tǒng) 編譯 PLC
開發(fā) 介紹
您好,目前還沒有人創(chuàng)建詞條開發(fā) !
歡迎您創(chuàng)建該詞條,闡述對開發(fā) 的理解,并與今后在此搜索開發(fā) 的朋友們分享。
創(chuàng)建詞條