首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 嵌入式軟核cpu

基于NIOS Ⅱ處理器的數(shù)字信號解碼器設計

  • 介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號解碼器的方法，該系統(tǒng)由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結(jié)果。
  • 關(guān)鍵字： 數(shù)字信號解碼器  嵌入式軟核CPU  FPGA  
共1條 1/1 1

嵌入式軟核cpu介紹

您好，目前還沒有人創(chuàng)建詞條嵌入式軟核cpu!
歡迎您創(chuàng)建該詞條，闡述對嵌入式軟核cpu的理解，并與今后在此搜索嵌入式軟核cpu的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473