首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 實(shí)時(shí)顯示

基于FPGA的Alpha半透明圖像疊加算法硬件實(shí)現(xiàn)

  • 摘要：文中在FPGA上采用純verilog邏輯實(shí)現(xiàn)了Alpha半透明圖像疊加算法，即驗(yàn)證了算法的正確性，同時(shí)針對(duì)FPGA不善于處理浮點(diǎn)運(yùn)算的弊端，采用了移位操作
  • 關(guān)鍵字： Alpha  移位操作  高清圖像  實(shí)時(shí)顯示  
共2條 1/1 1

實(shí)時(shí)顯示介紹

您好，目前還沒(méi)有人創(chuàng)建詞條實(shí)時(shí)顯示!
歡迎您創(chuàng)建該詞條，闡述對(duì)實(shí)時(shí)顯示的理解，并與今后在此搜索實(shí)時(shí)顯示的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473