首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 基礎(chǔ)教程

基礎(chǔ)教程 文章 最新資訊

verilog HDL基礎(chǔ)教程之：實例3 數(shù)字跑表

  • 實例的內(nèi)容及目標(biāo)1.實例的主要內(nèi)容本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數(shù)字跑表，可以實現(xiàn)一個小時以內(nèi)精確至百分之一秒的計時。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來
  • 關(guān)鍵字： verilog  HDL  基礎(chǔ)教程  實例    

Verilog HDL基礎(chǔ)教程之：時序邏輯電路

  • 在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復(fù)位信號的D觸發(fā)器如下。例1：帶異步復(fù)位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  時序邏輯電路    

Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

  • 非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b = a;① 塊結(jié)束后才完成賦值操作。② b的值并不是立刻就改
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程    

Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

  • 常用數(shù)據(jù)類型Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲存和傳送元素的。在本書中，我們先只介紹4個最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。其他
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  數(shù)據(jù)類型    

Verilog HDL基礎(chǔ)教程之：實例5 交通燈控制器

  • 實例的內(nèi)容及目標(biāo) 1.實例的主要訓(xùn)練內(nèi)容本實例通過Verilog HDL語言設(shè)計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。2.實例目標(biāo)通過本實例，讀者應(yīng)達(dá)到下面的目標(biāo)。掌握
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  實例    

Verilog HDL基礎(chǔ)教程之：實例4 PS/2接口控制

  • 實例的內(nèi)容及目標(biāo)1.實例的主要內(nèi)容本實例通過Verilog編程實現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機(jī)上的超級
  • 關(guān)鍵字： Verilog  HDL  PS  基礎(chǔ)教程    

Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實現(xiàn)

  • 數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當(dāng)前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關(guān)的邏輯電路。也就是說，當(dāng)輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據(jù)其變化
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  組合邏輯電路    

Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

  • Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以
  • 關(guān)鍵字： Verilog  HDL  基礎(chǔ)教程  程序    

EWB基礎(chǔ)教程

  • EWB基礎(chǔ)教程１．創(chuàng)建電路（１）元器件操作　 元件選用：打開元件庫欄，移動鼠標(biāo)到需要的元件圖形上，按下左鍵，將元件符號拖 ...
  • 關(guān)鍵字： EWB  基礎(chǔ)教程  
共9條 1/1 1

基礎(chǔ)教程介紹

您好，目前還沒有人創(chuàng)建詞條基礎(chǔ)教程!
歡迎您創(chuàng)建該詞條，闡述對基礎(chǔ)教程的理解，并與今后在此搜索基礎(chǔ)教程的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473