卷積碼文章進(jìn)入卷積碼技術(shù)社區(qū)

802.11b中卷積碼和Viterbi譯碼的FPGA設(shè)計(jì)實(shí)現(xiàn)

卷積碼是一種重要的信道糾錯(cuò)編碼方式,其糾錯(cuò)性能通常優(yōu)于分組碼,目前（2,1,6）卷積碼已廣泛應(yīng)用于無(wú)線通信系統(tǒng)中,Viterbi譯碼算法能最大限度地發(fā)揮卷積碼的糾錯(cuò)性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設(shè)計(jì)方法,并利用Verilog HDL硬件描述語(yǔ)言完成編譯碼器的FPGA實(shí)現(xiàn)。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調(diào)試。
關(guān)鍵字：卷積碼 Viterbi譯碼邏輯分析儀

基于System View的比特誤碼率測(cè)試的仿真

摘要：比特誤碼率（RBE）是衡量一個(gè)通信系統(tǒng)優(yōu)劣的重要指標(biāo)之一。對(duì)如何利用SystemView仿真軟件測(cè)試和生成一個(gè)...
關(guān)鍵字：比特誤碼率 SystemView BCH碼卷積碼

基于FPGA的卷積碼編譯碼器

摘要：基于卷積碼的編譯碼原理，使用VHDL語(yǔ)言和FPGA芯片設(shè)計(jì)并實(shí)現(xiàn)了(2，1，3)卷積碼編譯碼器。其中譯碼器設(shè)計(jì)采用“截尾”的Vite-rbi譯碼算法，在支路量度計(jì)算、路徑量度和譯碼路徑的更新與存儲(chǔ)以及判決與
關(guān)鍵字： FPGA 卷積碼編譯碼器

LTE中卷積碼的譯碼器設(shè)計(jì)與FPGA實(shí)現(xiàn)

摘要：基于長(zhǎng)期演進(jìn)(LTE)的Tail-biting卷積碼，介紹了維特比譯碼算法，它是一種最優(yōu)的卷積碼譯碼算法。由于Tail-biting卷積碼的循環(huán)特性，采用固定延遲譯碼的方法，降低了譯碼復(fù)雜度。通過(guò)使用全并行的結(jié)構(gòu)及簡(jiǎn)單的回
關(guān)鍵字： FPGA LTE 卷積碼譯碼器

基于FPGA的卷積碼的編/譯碼器設(shè)計(jì)

卷積碼是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一種有效譯碼方法，即序列譯碼。Massey在1...
關(guān)鍵字： FPGA 卷積碼維特比軟件無(wú)線電

卷積碼+QPSK的中頻調(diào)制解調(diào)系統(tǒng)的FPGA

在無(wú)線數(shù)據(jù)傳輸中，由于信道中的噪聲干擾，在接收端會(huì)引入一定的誤碼率（BitErrorRate,BER）。高質(zhì)量的數(shù)據(jù)業(yè)...
關(guān)鍵字： FPGA 誤碼卷積碼調(diào)制解調(diào)

基于CPLD的卷積碼編解碼器的設(shè)計(jì)

本文闡述了卷積碼編解碼器的基本工作原理，在MAX+PLUS2軟件平臺(tái)上，給出了利用復(fù)雜可編程邏輯器件設(shè)計(jì)的（2，1，6）卷積碼編解碼器電路，并進(jìn)行了編譯和波形仿真。
關(guān)鍵字： CPLD 卷積碼編解碼器

共7條 1/1 1

卷積碼介紹

在一個(gè)二進(jìn)制分組碼（n,k）當(dāng)中，包含k個(gè)信息位，碼組長(zhǎng)度為n，每個(gè)碼組的（n-k）個(gè)校驗(yàn)位僅與本碼組的k個(gè)信息位有關(guān)，而與其它碼組無(wú)關(guān)。為了達(dá)到一定的糾錯(cuò)能力和編碼效率（＝k/n），分組碼的碼組長(zhǎng)度n通常都比較大。編譯碼時(shí)必須把整個(gè)信息碼組存儲(chǔ)起來(lái)，由此產(chǎn)生的延時(shí)隨著n的增加而線性增加。　　為了減少這個(gè)延遲，人們提出了各種解決方案，其中卷積碼就是一種較好的信道編碼方式。這種編碼方式同樣是把k [ 查看詳細(xì) ]

卷積碼 文章 進(jìn)入卷積碼技術(shù)社區(qū)