首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 內(nèi)插

內(nèi)插 文章 最新資訊

時延估計算法的FPGA實(shí)現(xiàn)

  • 時延估計是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個問題,提出了利用相關(guān)計算法實(shí)現(xiàn)時延估計,并通過互譜插值提高估計精度。結(jié)合FPGA器件特性,運(yùn)用VHDL語言編程,實(shí)現(xiàn)了整個相關(guān)算法。利用QuartusⅡ和Mat
  • 關(guān)鍵字: 時延估計  估計精度  FPGA  內(nèi)插  
共2條 1/1 1

內(nèi)插介紹

您好,目前還沒有人創(chuàng)建詞條內(nèi)插!
歡迎您創(chuàng)建該詞條,闡述對內(nèi)插的理解,并與今后在此搜索內(nèi)插的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473