首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 低電壓差分信號傳輸

基于FPGA的異步LVDS過采樣的研究和實現(xiàn)

  • 摘要：針對LVDS接口，研究并實現(xiàn)了一種基于FPGA的LVDS過采樣技術(shù)，重點對LVDS過采樣技術(shù)中系統(tǒng)組成、ISERDESE2、時鐘采樣、數(shù)據(jù)恢復(fù)單元、時鐘同步狀態(tài)機等關(guān)鍵技術(shù)進行了描述，并基于Xilinx FPGA進行了驗證，傳輸速
  • 關(guān)鍵字： 低電壓差分信號傳輸  過采樣  時鐘恢復(fù)單元  
共1條 1/1 1

低電壓差分信號傳輸介紹

您好，目前還沒有人創(chuàng)建詞條低電壓差分信號傳輸!
歡迎您創(chuàng)建該詞條，闡述對低電壓差分信號傳輸?shù)睦斫猓⑴c今后在此搜索低電壓差分信號傳輸?shù)呐笥褌兎窒怼?nbsp;   創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473