首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 仿真時序

基于Verilog HDL的I2C總線功能的實現

  • 簡述了I2C總線的特點;介紹了開發(fā)FPGA時I2C總線模塊的設計思路;給出并解釋了用Verilog HDL實現部分I2C總線功能的程序,以及I2C總線主從模式下的仿真時序圖。
  • 關鍵字： Verilog  I2C  仿真時序  
共1條 1/1 1

仿真時序介紹

您好，目前還沒有人創(chuàng)建詞條仿真時序!
歡迎您創(chuàng)建該詞條，闡述對仿真時序的理解，并與今后在此搜索仿真時序的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473