首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 亞微米

亞微米CMOS電路中VDD-VSSESD保護(hù)結(jié)構(gòu)設(shè)計（一）

  • 1 引言　　ESD(Electric Static Discharge)保護(hù)結(jié)構(gòu)的有效設(shè)計是CMOS集成電路可靠性設(shè)計的重要任務(wù)之一，其E ...
  • 關(guān)鍵字： 亞微米  CMOS電路  VDD-VSSESD  

亞微米CMOS電路中VDD-VSSESD保護(hù)結(jié)構(gòu)設(shè)計（二）

  • 3 仿真分析及具體設(shè)計結(jié)果3.1 仿真分析在亞微米的ESD結(jié)構(gòu)的設(shè)計中，一種常見的具體的ESD瞬態(tài)檢測電壓如圖2 VDD-VSS間的電壓鉗位結(jié)構(gòu)。其原理如下：主要利用結(jié)構(gòu)中的RC延遲作用，一般T=RC被設(shè)計為100ns-1000ns之間，而
  • 關(guān)鍵字： VDD-VSSESD  CMOS  亞微米  電路    

亞微米CMOS電路中VDD-VSSESD保護(hù)結(jié)構(gòu)設(shè)計

  • 1 引言ESD(Electric Static Discharge)保護(hù)結(jié)構(gòu)的有效設(shè)計是CMOS集成電路可靠性設(shè)計的重要任務(wù)之一，其ESD結(jié)構(gòu)與工藝技術(shù)、特征尺寸密切相關(guān)，隨著IC工藝技術(shù)的進(jìn)一步發(fā)展，特征尺寸越來越小，管子的柵氧層厚度越來越
  • 關(guān)鍵字： VDD-VSSESD  CMOS  亞微米  電路    

亞微米IC設(shè)計挑戰(zhàn)

  • 在芯片科技日新月異的驅(qū)策下，設(shè)計挑戰(zhàn)也持續(xù)倍增;全球消費(fèi)者導(dǎo)向市場瞬息萬變，設(shè)計師的效率也愈形重要。與幾 ...
  • 關(guān)鍵字： 亞微米  IC設(shè)計  
共4條 1/1 1

亞微米介紹

您好，目前還沒有人創(chuàng)建詞條亞微米!
歡迎您創(chuàng)建該詞條，闡述對亞微米的理解，并與今后在此搜索亞微米的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473