二進(jìn)制化 文章 進(jìn)入二進(jìn)制化技術(shù)社區(qū)

H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

• 在對H．264標(biāo)準(zhǔn)中二進(jìn)制化部分研究和分析的基礎(chǔ)上，提出其FPGA電路結(jié)構(gòu)，采用并行結(jié)構(gòu)及流水線方式設(shè)計(jì)電路。該結(jié)構(gòu)經(jīng)Spartan3 FPGA實(shí)現(xiàn)，其吞吐量為每周期1 bit，最大時(shí)鐘頻率為100 MHz，能夠滿足H．264中第3級及其以上檔次實(shí)時(shí)視頻編碼的要求。
• 關(guān)鍵字： H.264  二進(jìn)制化  編碼器  FPGA