首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 　altera

Altera新發(fā)布結(jié)構(gòu)化ASIC方案HardCopyII

  • Altera公司今天發(fā)布了下一代結(jié)構(gòu)化ASIC方案——HardCopy® II系列。HardCopy® II器件是業(yè)內(nèi)最出眾的結(jié)構(gòu)化ASIC，采用了獨特的FPGA前端設(shè)計方法，每百萬ASIC邏輯門價格低至15美金。HardCopy® II結(jié)構(gòu)化ASIC構(gòu)建在新的精細粒度體系結(jié)構(gòu)上，面向低成本設(shè)計，使邏輯門密度、性能和低功耗達到了更高的水平，在很多領(lǐng)域內(nèi)，是ASIC和ASSP的最佳解決方案。HardCopy II器件實現(xiàn)了最大220萬ASIC邏輯門、880萬比特RAM和超過350MH
  • 關(guān)鍵字： Altera  

Altera公布HardCopy II

  • Altera（NASDAQ：ALTR）公司發(fā)布了下一代結(jié)構(gòu)化ASIC方案——HardCopy® II系列。HardCopy® II器件是業(yè)內(nèi)最出眾的結(jié)構(gòu)化ASIC，采用了獨特的FPGA前端設(shè)計方法，每百萬ASIC邏輯門價格低至15美金。HardCopy® II結(jié)構(gòu)化ASIC構(gòu)建在新的精細粒度體系結(jié)構(gòu)上，面向低成本設(shè)計，使邏輯門密度、性能和低功耗達到了更高的水平，在很多領(lǐng)域內(nèi)，是ASIC和ASSP的最佳解決方案。HardCopy II器件實現(xiàn)了最大220萬ASIC邏輯門、880萬比特
  • 關(guān)鍵字： Altera  

三星頒授Altera年度最重要伙伴獎

  • Altera（NASDAQ：ALTR）公司今天宣布，該公司被三星電子選為2004年“年度最重要伙伴”。此獎項是對Altera FPGA技術(shù)領(lǐng)先地位的認可，表彰了Altera支持三星無線基站發(fā)展所起到的關(guān)鍵作用。三星在其目前和下一代無線基站中采用了Altera嵌入在Stratix® FPGA中的Nios®軟核處理器。在其他功能中，三星使用了Altera的技術(shù)來驅(qū)動串行背板接口，實現(xiàn)無線前端數(shù)字功能，以及一些基帶處理功能。Altera總裁兼CEO John Daane說：“接受來自世界頂級電子
  • 關(guān)鍵字： Altera  

Altera的Quartus II 4.2將FPGA和CPLD帶進性能領(lǐng)先地位

  • Altera公司(NASDAQ: ALTR)今天宣布Quartus® II 4.2設(shè)計軟件正式發(fā)售，為FPGA和CPLD提供最佳的性能表現(xiàn)。采用Quartus II 4.2軟件設(shè)計，90-nm Stratix® II FPGA比Virtex-4性能平均高出39％，90-nm Cyclone™ II FPGA比Spartan-3性能平均高出60％，MAX® II CPLD比CoolRunner-II性能平均高出50％。說：“Quartus II軟件具有明顯的性能優(yōu)勢，并且
  • 關(guān)鍵字： Altera  

Altera推出世界上最大的FPGA

  • Altera（NASDAQ：ALTR）公司今天開始提供90-nm Stratix® II EP2S130器件，該器件是目前世界上最大的FPGA。EP2S130器件使Altera成為業(yè)內(nèi)最高密度FPGA的制造者，其等價邏輯單元（LEs）數(shù)量達到132,540，比目前任何上市的FPGA都要大50%以上。Altera實現(xiàn)了業(yè)內(nèi)的第一個采用90-nm工藝、低k絕緣材料的高密度、高性能FPGA。經(jīng)過由業(yè)內(nèi)專家認可的基準測試方法測試表明，Stratix II系列與其性能最接近的Xilinx Virtex-4器
  • 關(guān)鍵字： Altera  

Express Logic推出支持Altera Nios II嵌入式處理器

  • Altera（NASDAQ：ALTR）和Express Logic公司今天宣布對采用Express Logic ThreadX®實時操作系統(tǒng)（RTOS）的Altera Nios® II軟核嵌入式處理器的即刻支持?，F(xiàn)在，數(shù)千名使用ThreadX RTOS的嵌入式設(shè)計者可以在消費類電子，醫(yī)藥設(shè)備，無線網(wǎng)絡(luò)和工業(yè)自動化等應(yīng)用領(lǐng)域充分利用業(yè)內(nèi)領(lǐng)先的Nios II處理器，實現(xiàn)其設(shè)計性能，展現(xiàn)其產(chǎn)品靈活性。集成和性能通過ThreadX的快速軟件定時器和門限預(yù)占 (Preemption – Thread
  • 關(guān)鍵字： Altera  

Altera推出4.1版Quartus II軟件

  • 北京 —Altera公司（納斯達克：ALTR）今天推出了4.1版Quartus
  • 關(guān)鍵字： Altera  

Altera與成都電子科技大學(xué)成立EDA/SOPC聯(lián)合實驗室及培訓(xùn)中心

  • Altera宣布與中國成都電子科技大學(xué)合作成立成都規(guī)模最大的可編程單芯片系統(tǒng)聯(lián)合實驗室和培訓(xùn)中心, 有兩個教室及100臺電腦及網(wǎng)絡(luò)工作室, 擁有先進的內(nèi)置設(shè)備。Altera同時更為這所一流大學(xué)捐贈了價值四十三萬美金的最新版本Quartus II開發(fā)軟件及相應(yīng)的Nios嵌入式系統(tǒng)開發(fā)套件。開幕儀式當(dāng)天, 電子科技大學(xué)學(xué)術(shù)會議中心高朋滿座，電子科技大學(xué)與ALTERA簽訂協(xié)議共建EDA-SOPC聯(lián)合實驗室，同時，艾睿電子、ALTERA與校院共同為三方共建培訓(xùn)中心揭牌。ALTERA全球副總裁李彬先生在致詞中說，“
  • 關(guān)鍵字： Altera  EDA  IC設(shè)計  

Altera新款MAX II CPLD系列在成本和功耗上銳減

  • 最大的復(fù)雜可編程邏輯器件（CPLD）供應(yīng)商Altera公司（納斯達克：ALTR）今天發(fā)布了新款MAX® II器件系列，這是業(yè)界成本最低的CPLD。MAX II系列和上一代MAX產(chǎn)品相比，成本降低了一半，功耗只有其十分之一，同時保持MAX系列原有的即用性、單芯片、非易失性和易用性。而且，新的系列容量翻了兩番，性能是上一代MAX CPLD的兩倍多。采用MAX II器件，大批量消費類、通信、工業(yè)和計算設(shè)計的工程師能夠用MAX II器件替代更昂貴和不夠靈活的小型ASIC和ASSP。因此，Altera估計其
  • 關(guān)鍵字： Altera  

Altera公布2004產(chǎn)品計劃

  • Altera公司公布了公司下一代可編程技術(shù)的計劃。新產(chǎn)品將在20年創(chuàng)新積淀和高度成功的Stratix™，Cyclone™，MAX
  • 關(guān)鍵字： Altera  

Altera揭開下一代CPLD系列的面紗

  • Altera公司公布了下一代CPLD系列計劃。MAX
  • 關(guān)鍵字： Altera  

集成3.125Gbps收發(fā)器的Stratix GX器件

  • Altera公司近日披露Stratix GX器件系列，融合了最快的FPGA體系和高性能3.125Gbps收發(fā)器技術(shù)，采用Stratix器件體系，提供由硬IP實現(xiàn)的收發(fā)器功能。Stratix GX器件包括20個全雙工收發(fā)器通道，可工作于3.125Gbps且功耗最小。采用通用技術(shù)和一些需要時鐘數(shù)據(jù)恢復(fù)(CDR)技術(shù)的新興接口接收和發(fā)送數(shù)據(jù)，每個收發(fā)器模塊具有四個全雙工通道串行，編碼和同步數(shù)據(jù)，在外部環(huán)境和Stratix GX器件通道之間傳送。新器件支持多種新興的協(xié)議，包括10Gbit以太網(wǎng)，千兆以太網(wǎng)，Inf
  • 關(guān)鍵字： Altera  

Altera付運世界上第一枚可編程 的ASSP系列器件 Mercury(3.16)

  • 　　Altera公司日前宣布推出世界上首枚可編程ASSP，即新型Mercuryä系列器件，并能立即向客戶供貨。Altera的Mercury器件將高速收發(fā)器 ASSP 功能與高性能PLD內(nèi)核集成在一起，可支持最基本的乃至高帶寬和高速數(shù)據(jù)傳輸速率應(yīng)用。 　　Mercury器件內(nèi)置的時鐘數(shù)據(jù)恢復(fù)(CDR)收發(fā)器消除了源同步(source synchronous)系統(tǒng)所面對的障礙，因此，信號傳輸速率高達1.25Gbps，總CDR帶寬高達45Gbps。這種先進的CDR能力，再配合高性能內(nèi)核和分布式倍增
  • 關(guān)鍵字： Altera  嵌入式  
共568條 38/38 |‹ « 29 30 31 32 33 34 35 36 37 38
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473