eda 文章進(jìn)入 eda技術(shù)社區(qū)

多種EDA工具的FPGA設(shè)計(jì)方案

概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。關(guān)鍵詞: FPGA 仿真綜合 EDA在數(shù)字
關(guān)鍵字： FPGA EDA 設(shè)計(jì)方案

VHDL語言為核心的EDA技術(shù)在醫(yī)學(xué)中的應(yīng)用

在此將VHDL語言設(shè)計(jì)的計(jì)數(shù)器應(yīng)用于脈搏測(cè)量，精確的計(jì)量出脈搏跳動(dòng)，并通過數(shù)碼管直觀地表示出來。顯示出VHDL語言設(shè)計(jì)數(shù)字系統(tǒng)與醫(yī)學(xué)的緊密聯(lián)系及其在醫(yī)療實(shí)踐中的巨大應(yīng)用前景。實(shí)踐證明，將EDA技術(shù)與醫(yī)學(xué)相結(jié)合，不僅能促進(jìn)EDA技術(shù)的深入發(fā)展，而且能夠極大地推動(dòng)醫(yī)學(xué)的進(jìn)步。
關(guān)鍵字：醫(yī)學(xué) 應(yīng)用技術(shù) EDA 語言核心 VHDL

EDA雙鞭天線及匹配網(wǎng)絡(luò)設(shè)計(jì)方案

隨著現(xiàn)代軍事通信系統(tǒng)中跳頻、擴(kuò)頻等技術(shù)的應(yīng)用，尋求天線的寬頻帶、全向性、小型化、共用化成為天線研究中一個(gè)重要課題。單純依靠天線的結(jié)構(gòu)設(shè)計(jì)難以滿足上述要求。天線作為通信設(shè)備的前端部件，對(duì)通信質(zhì)量起著至關(guān)
關(guān)鍵字： EDA 天線配網(wǎng) 設(shè)計(jì)方案

SpringSoft加入SI2開放式PDK聯(lián)盟

　　全球?qū)I(yè)IC設(shè)計(jì)軟件供貨商SpringSoft已經(jīng)加入Si2(Silicon Integration Initiative )發(fā)起的開放制程設(shè)計(jì)套件聯(lián)盟(Open Process Design Kit Coalition，OpenPDK)成為會(huì)員。OpenPDK專心致力于標(biāo)準(zhǔn)的開發(fā)與推廣，以改善集成電路(IC)的設(shè)計(jì)方式。而就在前不久，Si2宣布董事會(huì)核準(zhǔn)組成OpenPDK聯(lián)盟，定義一套建立PDKs的開放標(biāo)準(zhǔn)，可以跨晶圓廠遷移，并盡可能地不依存于電子設(shè)計(jì)自動(dòng)化(EDA)工具。　　PDK就是一系列技
關(guān)鍵字： SpringSoft EDA PDK

電子密碼鎖的EDA技術(shù)設(shè)計(jì)方案

基于EDA技術(shù)設(shè)計(jì)的電子密碼鎖，以其價(jià)格便宜、安全可靠、使用方便，受到了人們的普遍關(guān)注。而以現(xiàn)場(chǎng)可編程邏輯器件(FPGA)為設(shè)計(jì)載體，以硬件描述語言(VHDE)為主要表達(dá)方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)
關(guān)鍵字： EDA 電子密碼鎖設(shè)計(jì)方案

Cadence使用最新開放型綜合平臺(tái)加快SoC實(shí)現(xiàn)，降低成本

　　Cadence設(shè)計(jì)系統(tǒng)公司今天發(fā)布Cadence Open Integration Platform，該平臺(tái)能夠顯著降低SoC開發(fā)成本，提高質(zhì)量并加快生產(chǎn)進(jìn)度。Cadence Open Integration Platform是支持其新一代應(yīng)用驅(qū)動(dòng)式開發(fā)的EDA360愿景的一個(gè)關(guān)鍵支柱，包含公司自身及其產(chǎn)業(yè)鏈參與者提供的面向集成而優(yōu)化的IP、全新Cadence Integration Design Environment 以及按需集成服務(wù)。Cadence混合信號(hào)(模擬與數(shù)字)設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn)產(chǎn)品與解決
關(guān)鍵字： Cadence SoC EDA

Synopsys推出快速原型系統(tǒng)HAPS-60系列

　　新思科技有限公司今天宣布推出快速原型系統(tǒng)HAPS?-60系列，這是一種可降低復(fù)雜SoC設(shè)計(jì)和驗(yàn)證挑戰(zhàn)的綜合解決方案。HAPS-60系列是Confirma? Rapid Prototyping Platform快速原型平臺(tái)的一部分，是一種易于使用和具有高性價(jià)比的快速原型系統(tǒng)，它采用運(yùn)行在實(shí)際速度的、真實(shí)的接口，可確保早期的硬件/軟件的協(xié)同驗(yàn)證和以接近實(shí)時(shí)的、實(shí)際運(yùn)行速率實(shí)現(xiàn)系統(tǒng)級(jí)集成。HAPS-60系列內(nèi)置最新的Xilinx Virtex?-6器件，集性能、容量、預(yù)先
關(guān)鍵字：新思科技 EDA HAPS

IC設(shè)計(jì)產(chǎn)業(yè)緊貼創(chuàng)新應(yīng)用，后起之“秀”6月驚艷登場(chǎng)

　　如下一組圖片，您能猜出這是什么類型公司的展臺(tái)嗎?就在不久前舉行的香港電子展上，瑞芯微一口氣推出和展示了五十多款移動(dòng)互聯(lián)創(chuàng)新應(yīng)用方案，涵蓋iMID(5英寸屏幕以內(nèi))、3G MID(內(nèi)置3G SIM卡)、平板電腦(中國(guó)芯iPad)、智能手機(jī)(Android+3G+720P)、電子閱讀器(俗稱電子書)、無線數(shù)碼相框等一系列革新性終端產(chǎn)品。盡管這是一家芯片廠商，但它的展位上幾乎看不到芯片的影子。　　瑞芯微的例子只不過是行業(yè)的一個(gè)小小縮影，事實(shí)上，不管國(guó)際國(guó)內(nèi)，幾乎所有的IC廠商都開始打出“創(chuàng)新
關(guān)鍵字：瑞芯微 IC設(shè)計(jì) EDA

TSMC推出先進(jìn)工藝之互通式電子設(shè)計(jì)自動(dòng)化格式

　　TSMC7日宣布針對(duì)65納米、40納米及28納米工藝推出已統(tǒng)合且可交互操作的多項(xiàng)電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation; EDA) 技術(shù)檔案。這些與設(shè)計(jì)相關(guān)的技術(shù)檔案套裝包括可互通的工藝設(shè)計(jì)套件(iPDK)、工藝設(shè)計(jì)規(guī)則檢查(iDRC)、集成電路布局與電路圖對(duì)比 (iLVS)，及工藝電容電阻抽取模組 (iRCX)。　　iPDK、iDRC、iLVS，及iRCX技術(shù)系由TSMC與EDA合作伙伴一同在半導(dǎo)體產(chǎn)業(yè)的互通項(xiàng)目下通過驗(yàn)證，也是TSMC「開放創(chuàng)新平臺(tái)」之一部份。
關(guān)鍵字：臺(tái)積電 EDA 65納米 40納米 28納米

美國(guó)試驗(yàn)與材料協(xié)會(huì)用JMP提高輪胎性能

　　在美國(guó)，政府通常通過交通運(yùn)輸部(Department of Transportation，以下簡(jiǎn)稱DOT)和國(guó)家高速公路交通安全管理局(National Highway Traffic Safety Administration，以下簡(jiǎn)稱NHTSA)來統(tǒng)一管理所有的交通用品。輪胎制造商必須證明它們的產(chǎn)品通過了標(biāo)準(zhǔn)化測(cè)試，才能在其輪胎側(cè)面貼上“DOT”標(biāo)簽，這是產(chǎn)品在美國(guó)的高速公路上行駛必備的標(biāo)志之一。　　美國(guó)國(guó)會(huì)經(jīng)常授權(quán)NHTSA審查所有汽車的輪胎測(cè)試，如果有必要，還可以更
關(guān)鍵字： JMP EDA

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法,　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長(zhǎng)的編譯時(shí)間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
關(guān)鍵字：設(shè)計(jì)開發(fā) 故障方法 FPGA 解決 EDA 仿真技術(shù) 基于

SpringSoft協(xié)助客戶補(bǔ)齊技術(shù)短板

　　作為一家EDA軟件供應(yīng)商，SpringSoft與同行之間的最大不同在于，它并不提供完整的解決方案，而是專注于IC設(shè)計(jì)中的定制化IC設(shè)計(jì)和驗(yàn)證增強(qiáng)兩方面。　　“業(yè)界已有很多的公司為客戶提供全方位的服務(wù)，但是客戶往往在研發(fā)中會(huì)遭遇技術(shù)短板，這就需要在這些領(lǐng)域有特長(zhǎng)的公司來提供特制的產(chǎn)品以滿足客戶需求。SpringSoft恰恰瞄準(zhǔn)的是這一塊市場(chǎng)。”SpringSoft常務(wù)副總裁兼首席運(yùn)營(yíng)官鄧強(qiáng)生說，“SpringSoft提供的Novas驗(yàn)證增強(qiáng)解決方案和Laker定制
關(guān)鍵字： SpringSoft IC設(shè)計(jì) EDA

JMP在佐治亞理工學(xué)院科研和教學(xué)中的應(yīng)用

　　佐治亞理工學(xué)院(Georgia Institute of Technology)是美國(guó)頂尖的理工類高等學(xué)府之一，該校的航空航天和工業(yè)工程/制造工程等專業(yè)在美國(guó)大學(xué)中首屈一指。佐治亞理工學(xué)院下屬的航空系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)室(Aerospace Systems Design Laboratory，以下簡(jiǎn)稱ASDL)更是承擔(dān)了眾多的重大科研項(xiàng)目，如幫助國(guó)會(huì)制定登陸月球、火星的預(yù)算，幫助美國(guó)空軍研發(fā)時(shí)速最快、航程最遠(yuǎn)的新一代戰(zhàn)斗機(jī)，幫助航空制造公司攻克設(shè)計(jì)超音速商用飛機(jī)的技術(shù)壁壘等等。　　航空航天的系統(tǒng)設(shè)計(jì)非常復(fù)
關(guān)鍵字： EDA JMP

基于EDA技術(shù)的自動(dòng)門控制系統(tǒng)設(shè)計(jì)

引言　　門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、
關(guān)鍵字： EDA 自動(dòng)門控制系統(tǒng)設(shè)計(jì)

半導(dǎo)體、EDA業(yè)者合作模式轉(zhuǎn)變

　　過去在EDA業(yè)者如雨后春筍，頭角崢嶸之前，不乏大型芯片廠自行開發(fā)EDA工具，然為取得最新設(shè)計(jì)驗(yàn)證工具，超微(AMD)等公司近年除持續(xù)內(nèi)部研發(fā)外，也與EDA公司合作。半導(dǎo)體產(chǎn)業(yè)鏈上下游惟有攜手合作，方能走出2008、2009年景氣陰霾。　　經(jīng)濟(jì)衰退時(shí)，公司為能在景氣回溫時(shí)即時(shí)反應(yīng)，即便縮減各項(xiàng)開支，開發(fā)腳步卻不曾停歇。明導(dǎo)(Mentor)執(zhí)行長(zhǎng)Wally Rhines表示，景氣不佳半導(dǎo)體廠商會(huì)較仰賴商務(wù)電子設(shè)計(jì)自動(dòng)化(EDA)解決方案。　　然業(yè)者過去多著重在EDA工具，經(jīng)濟(jì)衰退后半導(dǎo)體業(yè)者的心態(tài)
關(guān)鍵字： AMD EDA 晶圓

共704條 30/47 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|

eda介紹

EDA技術(shù)的概念 EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理完成。現(xiàn)在對(duì) [ 查看詳細(xì) ]