基于DSP和高速A／D的電力系統(tǒng)多通道同步采樣
加入技術(shù)交流群
1．2 A／D模數(shù)轉(zhuǎn)換電路
模擬變換、信號(hào)調(diào)理及A／D轉(zhuǎn)換構(gòu)成整個(gè)A／D模數(shù)轉(zhuǎn)換電路，此電路是整個(gè)采樣系統(tǒng)的基礎(chǔ)，它實(shí)現(xiàn)了電壓互感器、電流互感器二次側(cè)的信號(hào)隔離、變換適合于A／D采樣的模擬輸入信號(hào)，如圖2所示。A／D轉(zhuǎn)換器則將經(jīng)過調(diào)理的模擬信號(hào)轉(zhuǎn)換成DSP能夠識(shí)別的對(duì)應(yīng)的二進(jìn)制數(shù)字信息。
互感器信號(hào)采用差分輸入方式，這種輸入方式抗干擾能力很強(qiáng)。其連接的原理圖如圖3所示。當(dāng)±Vin輸入最大為-2．5～2．5 V的交流信號(hào)，Vref使用+2．5 V的基準(zhǔn)時(shí)，使得調(diào)理輸出±Vout范圍在0～5 V，該電路參數(shù)可以正好滿足所選A／D芯片ADS8364的輸入要求。本文引用地址：http://2s4d.com/article/150712.htm
A／D轉(zhuǎn)換結(jié)束后產(chǎn)生一個(gè)中斷信號(hào)EOC通知DSP讀取數(shù)據(jù)，DSP通過地址選擇相應(yīng)A／D芯片及相關(guān)通道后，將16位數(shù)據(jù)讀回。DSP以A／D轉(zhuǎn)換器采集轉(zhuǎn)換后的三相電壓、三相電流實(shí)時(shí)數(shù)據(jù)作為計(jì)算基礎(chǔ)。
1．3 DSP核心部分電路
DSP及其外圍接口電路是整個(gè)系統(tǒng)的核心，它由32位浮點(diǎn)DSP、振蕩器+鎖相倍頻器、電壓監(jiān)測(cè)及看門狗電路、片外SDRAM、片外Flash、片外鐵電存儲(chǔ)器等電路組成。如圖4所示，電路實(shí)現(xiàn)了整個(gè)系統(tǒng)的上電復(fù)位、看門狗、電壓檢測(cè)以及擴(kuò)展管理芯片對(duì)系統(tǒng)復(fù)位的功能。
外部的25 MHz振蕩器通過倍頻芯片和二進(jìn)制計(jì)數(shù)器分別對(duì)DSP和AD轉(zhuǎn)換器提供同步的150 MHz和3．125 MHz工作時(shí)鐘。
DSP在上電復(fù)位以后，首先通過EDMA方式自動(dòng)加載Flash前1 kB的Bootload程序，在該Bootload程序里寫入后續(xù)加載程序的入口地址，即可實(shí)現(xiàn)應(yīng)用程序的自動(dòng)加載工作。之后對(duì)SDRAM進(jìn)行自檢，以避免SDRAM單元出錯(cuò)造成工作不正?；驍?shù)據(jù)出錯(cuò)，同時(shí)SDRAM也是DSP存儲(chǔ)A／D采樣數(shù)據(jù)、進(jìn)行數(shù)據(jù)運(yùn)算輸出的中間及最終結(jié)果、通信等數(shù)據(jù)緩存的場(chǎng)所。
FRAM可以實(shí)現(xiàn)在失電下保存數(shù)據(jù)，并且讀寫次數(shù)超過1012次，可以實(shí)現(xiàn)無延時(shí)寫入。該FRAM通過DSP的McBSP接口相連，存儲(chǔ)ADC每個(gè)模擬通道的DC偏移、精度修正的數(shù)據(jù)以及運(yùn)行時(shí)的接線方式等參數(shù)。
DSP處理完成的數(shù)據(jù)，通過其內(nèi)部集成的主機(jī)接口(HPI)與上位機(jī)進(jìn)行數(shù)據(jù)交互，主機(jī)可以通過DMA或EDMA方式隨機(jī)或整塊地訪問共享RAM7。
評(píng)論