首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic ip核

asic ip核 文章 最新資訊

一種高速I2C總線從器件接口IP核的設計與實現

  • I2C總線作為一種事實上的國際標準，在超過100種不同的IC上實現并且得到超過50家公司的許可。它具有連線少，結構簡單的特點。本文介紹了一種高速I2C從器件接口電路IP核設計。在系統(tǒng)應用中，單片機作為主控器件，本IP核作為從器件中的接口電路，它們通過I2C總線相連，實現MCU對IC或FPGA中相關寄存器的訪問。從而代替了MCU通用的地址數據接口，大大減少了IC或FPGA的管腳數量，節(jié)省了I/O資源，這對于I/O資源緊張的IC設計和FPGA開發(fā)是非常有意義的。
  • 關鍵字： FPGA  I2C總線  IP核  201107  

基于SoPC的SD卡控制器IP核的設計

  • 摘要:針對目前在嵌入式平臺中使用SD卡控制器專用芯片價格昂貴、軟件模擬SPI時序控制讀寫速度較慢的問題...
  • 關鍵字： 控制器  IP核  Quartus  II  

基于FPGA IP核的線性調頻信號脈沖壓縮

  • 近年來，隨著現場可編程門陣列(FPGA)在雷達信號處理中的廣泛應用以及FPGA芯片技術的發(fā)展，為大家提供了一種較好...
  • 關鍵字： 調頻信號  IP核  脈沖壓縮  

一種ASIC硬件圖像匹配最大互相關算法的設計和實現

  • 一種ASIC硬件圖像匹配最大互相關算法的設計和實現,圖像匹配是指通過一定的匹配算法在兩幅或多幅圖像之間識別同名點，如二維圖像匹配中通過比較目標區(qū)和搜索區(qū)中相同大小的窗口的相關系數，取搜索區(qū)中相關系數最大所對應的窗口中心點作為同名點。其實質是在基元相似性
  • 關鍵字： 相關  算法  設計  實現  最大  匹配  ASIC  硬件  圖像  一種  

線性調頻信號基于FPGA IP核的脈沖壓縮設計

  • 摘要：為實現線性調頻信號的數字脈沖壓縮，設計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設計方法。針對脈沖壓縮進行了理論分析和Matlab仿真，設計完成后對系統(tǒng)軟、硬件進行了全面測試，并根據實測數
  • 關鍵字： FPGA  線性調頻信號  IP核  脈沖壓縮    

萊迪思和FLEXIBILIS推出首個FPGA以太網交換IP核

  • 萊迪思半導體公司（NASDAQ: LSCC）和Flexibilis Oy今日宣布了即可獲取Flexibilis以太網交換（FES）IP核。三速（10Mbps/100Mbps/1Gbps）FES IP核工作在以太網第2層，每個端口具有Gigabit的轉換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網接口。支持的服務質量高達每端口四個隊列。
  • 關鍵字： LSCC  FES – HSR IP核  

數字下變頻(DDC)中坐標變換模塊的ASIC實現

  • 數字下變頻(DDC)中坐標變換模塊的ASIC實現,數字下變頻器中坐標變換模塊的ASIC實現1．引言

    數字下變頻(DDC)技術是軟件無線電接收機的核心技術。其基本功能是從輸人的寬帶高速數字信號中提取所需的窄帶信號，將其下變頻為數字基帶信號，并轉換成較低的數據率
  • 關鍵字： 模塊  ASIC  實現  變換  坐標  變頻  DDC  數字  

數字下變頻器中坐標變換模塊的ASIC實現

  • 1．引言數字下變頻(DDC)技術是軟件無線電接收機的核心技術。其基本功能是從輸人的寬帶高速數字信號...
  • 關鍵字： 數字下變頻  DDC  ASIC  坐標變換  

ASIC后端設計中的時鐘樹綜合

  • 摘要：時鐘樹綜合是當今集成電路設計中的重要環(huán)節(jié)，因此在FFT處理器芯片的版圖設計過程中，為了達到良好的布局效果，采用時序驅動布局，同時限制了布局密度；為了使時鐘偏移盡可能少，采用了時鐘樹自動綜合和手動修改
  • 關鍵字： ASIC  后端設計  時鐘樹    

賽靈思變革生態(tài)系統(tǒng)加速可編程平臺主流應用進程

  • 　　日前， 全球可編程平臺領導廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX)）宣布，為建立新的 FPGA 應用市場， 賽靈思公司將通過其開放式平臺以及對業(yè)界重要標準的支持變革生態(tài)系統(tǒng)， 推動賽靈思聯盟計劃向縱深層次發(fā)展。作為該計劃的一部分， 賽靈思將幫助 FPGA 用戶根據其具體的設計與開發(fā)要求更方便快捷地找到理想的合作伙伴， 同時提升客戶與賽靈思聯盟計劃成員合作時的滿意度和質量。 　　賽靈思合作伙伴生態(tài)系統(tǒng)及聯盟高級總監(jiān) Dave Tokic 指出： “客戶開始越來
  • 關鍵字： Xilinx  ASIC  ASSP  

三大系列28nm器件成功融入主流高端ASIC和ASSP市場

  • 　　自上世紀80年代中期FPGA作為1,500 ASIC等效門器件首次進入市場以來，FPGA已經取得了長足的發(fā)展。二十年后，隨著賽靈思新款7系列的推出，FPGA準備實踐其曾經的承諾，即在某天完全取代ASIC，成為電子行業(yè)的主流邏輯IC。隨著7系列FPGA的推出，通過更低的傳統(tǒng)上由ASIC和ASSP占據主要地位的中低批量應用市場的總擁有成本，同時為大批量應用市場提供等同的總擁有成本，賽靈思進而從PLD生產商搖身一變成為了一流的邏輯IC供應商。另外，這種總擁有成本上的優(yōu)勢與傳統(tǒng)上FPGA能夠加速產品面市和降低
  • 關鍵字： Xilinx  28nm  ASIC  ASSP  

Tensilica成首家獲DTS廣播認證的音頻IP核供應商

  • 　　Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP(數字媒體播放器)認證的音頻IP(自主知識產權)核供應商。該項認證基于Tensilica HiFi 2和HiFi EP音頻DSP(數字信號處理器)IP核以及優(yōu)化的軟件程序，為開發(fā)人員提供了經過驗證的SoC(片上系統(tǒng))解決方案，可縮短新的全兼容設計的面市時間。Tensilica也曾于2009年9月成為首家獲得DTS-HD Master Audio認證的IP核供應商。
  • 關鍵字： Tensilica  IP核  

智能卡控制器IP核的設計與實現

  • 摘要：本文介紹了一款兼容ISO7816-3協議的智能卡控制器IP核。該IP核能實現對智能卡的探測、電源管理、復位和...
  • 關鍵字： ASIC  ISO7816  智能卡  IP核  Verilog  語言  

ASIC和FPGA的優(yōu)勢與劣勢

  • ASIC和FPGA的優(yōu)勢與劣勢,ASIC和FPGA具有不同的價值主張，在作出選擇前必須仔細評估。兩種種技術對比。這里介紹了ASIC和FPGA 的優(yōu)勢與劣勢：FPGA與ASIC的設計優(yōu)勢
    FPGA 的設計優(yōu)勢
  • 關鍵字： 劣勢  優(yōu)勢  FPGA  ASIC  

ASIC原型驗證板DDR2 速率再攀高峰

  • 　　唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗證平臺半年來在用戶項目使用中，從性能、價格、穩(wěn)定性來說已得到了用戶的很高評價，當然，唐芯微人還是不失抓住每一次售后機會，把握用戶提出的問題和建議，配合用戶完成項目的同時對這款產品進行一次次優(yōu)化修正，不但用戶對唐芯微電子售后服務有了更進一步體會，而且?guī)醉椉夹g成果的突破也讓用戶刮目相看。 　　比如，在這一定要再提一下的是，經過唐芯微(Infix-IP)
  • 關鍵字： 唐芯微電子  ASIC  
共687條 22/46 |‹ « 20 21 22 23 24 25 26 27 28 29 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473