Synopsys加速了全球電子市場中的創(chuàng)新。作為電子設(shè)計(jì)自動(dòng)化(EDA)和半導(dǎo)體IP領(lǐng)域內(nèi)的一位領(lǐng)導(dǎo)者，其軟件、IP和設(shè)計(jì)服務(wù)幫助工程師應(yīng)對(duì)設(shè)計(jì)、驗(yàn)證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計(jì)和創(chuàng)造了數(shù)十億個(gè)芯片和系統(tǒng)

Verification Compiler驗(yàn)證編譯器提供了一整套新一代技術(shù)，包括形式驗(yàn)證、SoC的連通性檢查、全SoC級(jí)時(shí)鐘域交叉(CDC)檢查、X-傳遞仿真、集成的低功耗仿真和先進(jìn)的驗(yàn)證規(guī)劃和管理等。Verification Compiler還包括一整套Synopsys的新一代驗(yàn)證IP，其中包括相應(yīng)的測試套件，全部被集成在其中以用于先進(jìn)的調(diào)試和高性能仿真。

通過將這些技術(shù)集成到一起，Verification Compiler驗(yàn)證編譯器實(shí)現(xiàn)了性能的5倍提升，同時(shí)調(diào)試效率也得到了大幅度的提高，使SoC設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)用同一個(gè)產(chǎn)品就能創(chuàng)建一種具有完整功能的驗(yàn)證流程。通過把新一代技術(shù)、集成化流程和獨(dú)特的并發(fā)驗(yàn)證許可模型結(jié)合在一起，使Verification Compiler能夠?qū)⒄w產(chǎn)能提高3倍 —— 直接解決日益突出的SoC上市時(shí)間挑戰(zhàn)。

利用其新一代靜態(tài)和形式驗(yàn)證技術(shù)，Verification Compiler驗(yàn)證編譯器解決了驗(yàn)證復(fù)雜SoC時(shí)巨大的容量挑戰(zhàn)，與其他任何現(xiàn)有解決方案相比，其性能和容量都提升了3倍到5倍。這項(xiàng)新技術(shù)包括形式屬性檢查、低功耗靜態(tài)檢查、CDC檢查、SoC連接檢查、先進(jìn)的lint和序列化等效性檢查。Verification Compiler的靜態(tài)和形式驗(yàn)證功能與Synopsys Design Compiler?和IC Compiler?使用模型和流程完全兼容。