新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 龍芯處理器IP核的FPGA驗證平臺設計

龍芯處理器IP核的FPGA驗證平臺設計

作者： 時間：2013-06-16 來源：網(wǎng)絡 收藏
ck約束技術和人工干預布局布線，以達到預期目的。使用該平臺對所開發(fā)的SoC的各個模塊進行了驗證，并在lO MHz～70 MHz條件下與代碼前（后）仿真結果和SoC實測結果進行了比較，發(fā)現(xiàn)該FPGA驗證平臺在多模塊、高速情況下，性能有所下降，如圖6所示，需進一步提高綜合和布局布線技術。


圖6各模塊實驗驗證結果比較

本文設計了基于國產(chǎn)龍芯I號處理器IP核的SoC的FPGA驗證平臺，介紹了怎樣利用該平臺進行軟硬件協(xié)同設計、SoC系統(tǒng)移植、IP核驗證和運行實時操作系統(tǒng)。在電壓設計、模塊選用甚至處理器核的選用方面都考慮了升級擴展技術，可為其他SoC的驗證所借鑒。驗證結果表明，基于龍芯I號CPU IP核的SoC可成功運行Linux嵌入式程序及VxWorks。

 負離子發(fā)生器相關文章:負離子發(fā)生器原理

上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉