未來五年，PCIe 5.0 SSD仍是主流

PCIe 5.0 SSD 將在市場(chǎng)上停留相當(dāng)長的時(shí)間，至少對(duì)于消費(fèi)市場(chǎng)來說是這樣。

PCIe 5.0 SSD 將在市場(chǎng)上停留相當(dāng)長的時(shí)間，至少對(duì)于消費(fèi)市場(chǎng)來說是這樣。Silicon Motion 的首席執(zhí)行官透露了 PCIe 6.0 沒有需求的真正原因。

Silicon Motion 確認(rèn) PCIe 6.0 SSD 要到 2030 年才會(huì)問世，因?yàn)?PCIe 5.0 SSD 足以滿足當(dāng)前的消費(fèi)市場(chǎng)需求。

聽到 PCIe 5.0 SSD 在市場(chǎng)上的使用壽命很長也就不足為奇了，這不僅因?yàn)樗鼈兏隆⒏?，還因?yàn)椴恍枰斓尿?qū)動(dòng)器。與 PCIe 4.0 相比，PCIe 5.0 標(biāo)準(zhǔn)的傳輸速度幾乎翻了一番，而主流消費(fèi)市場(chǎng)尚未正確過渡到新標(biāo)準(zhǔn)。

消費(fèi)者還需要幾年時(shí)間才能看到新標(biāo)準(zhǔn)在市場(chǎng)上普及，因?yàn)閮烧咧g幾乎沒有任何使用戶受益的重大影響。這也是 Silicon Motion 首席執(zhí)行官 Wallace Kou 的想法，據(jù)悉 PC OEM 目前對(duì) PCIe 6.0 沒有興趣，AMD 和英特爾都不想談?wù)撍?/p>

由于 PCIe 5.0 表現(xiàn)相當(dāng)不錯(cuò)，而且 SMI 已經(jīng)是行業(yè)的領(lǐng)軍者，因此它覺得沒有必要準(zhǔn)備 PCIe 6.0 SSD 控制器。Kou 表示，PCIe 5.0 的競(jìng)爭(zhēng)已經(jīng)減少，因?yàn)樗某杀具h(yuǎn)高于制造 PCIe 4.0 控制器。如果包括 PCIe 5.0 SSD 的 IP 和掩碼成本，單次流片成本可能是制造 PCIe 4.0 SSD 的兩倍。

從 PCIe 5.0 到 Gen 6.0 可能會(huì)導(dǎo)致更高的制造成本，Gen 6.0 SSD 控制器比 Gen 5.0 控制器貴 25% 到 30%。PCIe 6.0 控制器將擁有 16 個(gè) NAND 通道，并將使用 4nm 工藝節(jié)點(diǎn)制造。這就是為什么單次流片的成本可能高達(dá) 30 至 4000 萬美元，而 PCIe 5.0 的成本僅為 16 至 2000 萬美元。

最早可以期待 PCIe 6.0 SSD 是在 2027 年底或 2028 年，但僅限于企業(yè)市場(chǎng)，特別是由于 NVIDIA 計(jì)劃在 2026 年底發(fā)布 Rubin。然而，對(duì)于主流消費(fèi)市場(chǎng)來說，PCIe 6.0 現(xiàn)在沒有任何意義。大多數(shù) PC 用戶沒有最新的 PCIe Gen 5.0 兼容平臺(tái)，即使是那些擁有的人，在從 Gen 4.0 SSD 過渡時(shí)也沒有看到太大區(qū)別。

適應(yīng)更新的 PCIe 6.0 標(biāo)準(zhǔn)只會(huì)增加系統(tǒng)的成本，而且由于 PCIe Gen 5.0 接口的適應(yīng)，業(yè)內(nèi)已經(jīng)擁有更昂貴的主板。也就是說，預(yù)計(jì) PCIe 5.0 SSD 將至少在未來五年內(nèi)毫無問題地占據(jù)主導(dǎo)地位。

值得注意的是，PCIe 7.0 規(guī)范已于前不久正式發(fā)布。PCIe 7.0 的原始比特率達(dá)到了 128.0 GT/s，在常用的 ×16 配置下，實(shí)際數(shù)據(jù)傳輸速度最高可達(dá)雙向每秒 512GB。這意味著，即便是在 ×4 的配置下，PCIe 7.0 的帶寬水平也可媲美上一代 PCIe 5.0 在 ×16 下的表現(xiàn)。

和 PCIe 6.0 一樣，PCIe 7.0 同樣采用了 PAM4 信號(hào)編碼方式，并進(jìn)一步優(yōu)化了能效表現(xiàn)。新的規(guī)范在提升性能的同時(shí)也保持了與此前各代 PCIe 技術(shù)的兼容性。目前，下一代 PCIe 8.0 的規(guī)劃工作也已同步展開。

PCI-SIG 主席兼首席執(zhí)行官 Al Yanes 表示：在過去二十多年中，PCIe 技術(shù)一直是高性能、低延遲 I/O 連接的首選解決方案。我們很高興宣布 PCIe 7.0 規(guī)范正式面世，這延續(xù)了我們一直以來每三年將 I/O 帶寬提升一倍的發(fā)展節(jié)奏。

他同時(shí)指出，隨著人工智能應(yīng)用的快速演進(jìn)，對(duì)數(shù)據(jù)傳輸能力的需求持續(xù)增長。新一代 PCIe 技術(shù)能夠有效支持如超大規(guī)模數(shù)據(jù)中心、高性能計(jì)算、汽車電子以及航空航天等高帶寬需求領(lǐng)域的未來發(fā)展。

More Than Moore 首席分析師兼首席執(zhí)行官 Ian Cutress 表示：PCIe 規(guī)范的最終版本發(fā)布是一個(gè)特殊的時(shí)刻，盡管業(yè)界圍繞高速信號(hào)制定標(biāo)準(zhǔn)非常復(fù)雜，但通過 PCIe 技術(shù)實(shí)現(xiàn)的計(jì)算和網(wǎng)絡(luò)需求的增長卻達(dá)到了前所未有的水平。數(shù)據(jù)中心已準(zhǔn)備好開始部署基于 PCIe 7.0 技術(shù)的網(wǎng)絡(luò)，而且?guī)缀跷医佑|到的每一家 ASIC 公司都已與 IP 提供商接洽，并準(zhǔn)備從中獲益。盡管 PCIe 6.0 的部署已經(jīng)非常流行且備受關(guān)注，但 PCIe 7.0 規(guī)范比以往任何版本都更受關(guān)注。

PCIe 7.0 標(biāo)準(zhǔn)將于 2027 年完成預(yù)發(fā)布測(cè)試 (Pre-FYI)，初始集成商名單預(yù)計(jì)將于 2028 年發(fā)布。

除了發(fā)布規(guī)范之外，PCI-SIG 還宣布了新的光纖互連規(guī)范修訂，以實(shí)現(xiàn)更高的 PCI Express (PCIe) 技術(shù)性能。光學(xué)感知重定時(shí)器工程變更通知 (ECN) 修訂了 PCIe 6.4 規(guī)范和新的 PCIe 7.0 規(guī)范，納入了基于 PCIe 重定時(shí)器的解決方案，從而提供了首個(gè)通過光纖實(shí)現(xiàn) PCIe 技術(shù)的行業(yè)標(biāo)準(zhǔn)化方法。

PCI-SIG 總裁兼主席 Al Yanes 表示：我們看到了基于 PCIe 技術(shù)的行業(yè)標(biāo)準(zhǔn)光互連的需求，而 Optical Aware Retimer ECN 是添加模塊化光解決方案的第一步。我們預(yù)計(jì)該技術(shù)將首先應(yīng)用于人工智能/機(jī)器學(xué)習(xí)和云等數(shù)據(jù)中心應(yīng)用。隨著 PCIe 技術(shù)逐漸普及，我們預(yù)見到眾多細(xì)分市場(chǎng)將出現(xiàn)創(chuàng)新用例。